臺積電最新3nm工藝節(jié)點已接近量產(chǎn)，將于2024年下半年投入生產(chǎn)。該工藝節(jié)點基于N3E工藝節(jié)點進一步提高了能效和晶體管密度。臺積電表示，N3E工藝節(jié)點的良率已經(jīng)與成熟的5nm工藝相當(dāng)。

據(jù)悉，臺積電高管表示，N3P工藝節(jié)點的質(zhì)量驗證已經(jīng)完成，其良品率可以接近于N3E。作為一種光學(xué)微縮工藝，N3P在IP模塊、設(shè)計規(guī)則、EDA工具和方法方面兼容N3E。因此，整個過渡過程非常順利。

N3P的關(guān)鍵優(yōu)勢在于其帶來的增強規(guī)格。與N3E相比，在相同功耗下性能提升約4%，在匹配時鐘下功耗降低約9%。對于由邏輯、SRAM和模擬元件組成的典型芯片設(shè)計，晶體管密度也提高了4%。

補充一點：本文所描述的臺積電（TSMC）3nm工藝節(jié)點是指其在半導(dǎo)體制造領(lǐng)域中使用的技術(shù)，而不是指具體型號或規(guī)格的手機等產(chǎn)品。